세계 최초 GAA 적용 3나노 1세대 파운드리 초도 양산 시작
업계 1위 TSMC 올 하반기에나 양산 돌입, 인텔 2023년 양산 계획
다만 수율 확보는 관건…4나노 초기 수율 문제로 한 차례 홍역

(사진제공=삼성전자)
(사진제공=삼성전자)

[김종현 기자 @이코노미톡뉴스] 삼성전자가 세계 최초로 Gate-All-Around(GAA) 차세대 트랜지스터 기술을 적용한 3나노 파운드리 공정의 초도 양산에 돌입했다.

삼성전자는 30일 GAA 기술을 적용한 3나노(nm·나노미터) 파운드리 공정 기반의 초도 양산을 시작했다고 밝혔다. 3나노 공정 파운드리 서비스는 전 세계 파운드리 업체 중 삼성전자가 유일하다.

삼성전자는 우선 3나노 공정의 고성능 컴퓨팅(HPC, High-Performance Computing)용 시스템 반도체를 초도 생산한데 이어 모바일 SoC 등으로 확대해 나갈 예정이다.

최시영 삼성전자 파운드리사업부장 사장은 “삼성전자는 파운드리 업계 최초로 '하이-케이 메탈 게이트(High-K Metal Gate)', 핀펫(FinFET), EUV 등 신기술을 선제적으로 도입하며 빠르게 성장해 왔고, 이번에 MBCFET GAA기술을 적용한 3나노 공정의 파운드리 서비스 또한 세계 최초로 제공하게 됐다”며 “앞으로도 차별화된 기술을 적극 개발하고, 공정 성숙도를 빠르게 높이는 시스템을 구축해 나가겠다”고 밝혔다.

삼성전자는 이번 3나노 공정에서 전류가 흐르는 채널(Channel) 4개면을 게이트(Gate)가 둘러 싸는 형태인 차세대 GAA 기술을 세계 최초로 적용했다.

채널의 3개면을 감싸는 기존 핀펫 구조와 비교해 GAA 기술은 게이트의 면적이 넓어지며 공정 미세화에 따른 트랜지스터 성능 저하를 극복하고 데이터 처리 속도와 전력 효율을 높이는 차세대 반도체 핵심 기술로 알려져 있다.

여기에 삼성전자는 채널을 얇고 넓은 모양의 나노시트(Nanosheet) 형태로 구현한 독자적 MBCFET GAA 구조도 적용했다.

나노시트의 폭을 조정하면서 채널의 크기도 다양하게 변경할 수 있으며 기존 핀펫 구조나 일반적인 나노와이어(Nanowire) GAA 구조에 비해 전류를 더 세밀하게 조절할 수 있어 고성능·저전력 반도체 설계에 큰 장점이 있다.

이와 더불어 삼성전자는 3나노 설계 공정 기술 공동 최적화(DTCO, Design Technology Co-Optimization)를 통해 PPA(Power:소비전력, Performance:성능, Area:면적)를 극대화했다.

삼성전자 3나노 GAA 1세대 공정은 기존 5나노 핀펫 공정과 비교해 전력 45% 절감, 성능 23% 향상, 면적 16%가 축소됐고 향후 GAA 2세대 공정에서는 전력 50% 절감, 성능 30% 향상, 면적 35%가 축소될 것으로 기대된다.

삼성전자는 앞으로 고객 요구에 최적화된 PPA, 극대화된 전성비(단위 전력당 성능)를 제공하며, 차세대 파운드리 서비스 시장을 주도해 나갈 계획이다.

이처럼 삼성전자가 세계 최초 3나노 파운드리 양산을 시작해 초미세공정을 두고 시장 판도가 흔들릴 것으로 업계는 내다보고 있다.

특히 삼성전자는 파운드리 업계 1위인 대만 TSMC보다 먼저 3나노를 선점하면서 격차를 줄일 수 있을 것으로 기대된다.

시장조사업체 트랜드포스에 따르면 올해 1분기 파운드리 시장에서 TSMC가 시장점유율 53.6%를 차지했고 삼성전자는 16.3%에 그쳤지만 3나노 양산에서 삼성전자가 한발 앞서면서 고객사 흐름이 달릴 수 있다는 전망이 나온다. 더욱이 10나노 이하 생산업체는 TSMC, 삼성전자 두곳 뿐이어서 초미세공정 점유율 차이는 크지 않은 것으로 알려져 있다.

(사진제공=삼성전자)
(사진제공=삼성전자)

이와 더불어 삼성전자는 3나노 공정부터 GAA를 도입해 향후 3나노에서도 기존 핀펫을 적용하는 TSMC와의 기술격차를 벌일 수 있다는 긍정적인 관측이 제기된다.

삼성전자는 이번 3나노 제품 양산에 이어 2023년에는 3나노 2세대, 2025년에는 2나노 제품 양산을 계획하고 있다.

반면 TSMC는 올해 하반기에나 3나노 제품 양산에 나설 것으로 보여 삼성전자와 최대 6개월 가량 뒤쳐질 것으로 보인다. 또 파은드리 사업 재진출을 선언한 인텔 역시 2023년 하반기에나 3나노 양산을 계획하고 있다.

다만 3나노 공정을 두고 수율 문제가 여전히 해결과제로 남아 있다. 통상 공정이 미세해질수록 수율 관리 난이도가 높아진다. 실제 삼성전자는 4나노 공정에서 초기 수율 하락으로 파운드리사업부가 첫 감사(경영진단)를 받는 등 한 차례 홍역을 치른 바 있다.

이코노미톡뉴스, ECONOMYTALK

(이톡뉴스는 여러분의 제보·제안 및 내용수정 요청를 기다리고 있습니다.
pr@economytalk.kr 로 보내주세요. 감사합니다.
저작권자 © 이코노미톡뉴스(시대정신 시대정론) 무단전재 및 재배포 금지